3通道1GS/s FPGA+DSP采集板

峰值检测是电子测量、自动化仪表以及其它相关技术领域常会遇到的问题。峰值反映了信号极为重要的方面，尤其是小信号。设计完善的峰值检测系统，不仅可以用于对微弱信号进行检测，还可以通过传感器对其它非电信号如微弱的机械振动实现自动检测和控制，从而构成完整的测控系统，因此峰值检测具有广泛的实用价值。峰值检测技术是数据采集卡中的重要技术之一，用来实现波形的峰值捕捉。广泛应用在光电、力学等领域。

该系统是基于串口传输的采集系统，三通道10bit AD同步采集，每通道1GSPS，板载1GB DDRII内存，通过DSP与计算机串口进行通信。

一、     采集系统规格

1．双通道10bit  1GSPS /单通道2GSPS  ADC转换器；

2．存储：板载1G DDR2 ，大支持2GB；

3．信号调理模块，支持PGA和AGC功能

4．大规模FPGA，Xilinx XC5VSX95T支持数字信号实时处理，包括三通道FFT

5．低抖动采集时钟发生器

6．TI 320C6455  DSP模块

7．RS232和RS422通信接口

8．板卡尺寸：284mm*130mm

9．外供电电源板尺寸：130mm*109mm

二、      系统特点

1) 具有高稳定度，超低抖动时钟发生器。时钟采用超低相噪晶体。

2) 具有板载高精度校准电路及时钟相位调节电路，支持自动校准过程和手动校准过程。

3) 信号调理模块，支持PGA和AGC功能。

4) 板载Xilinx XC5VSX95T FPGA，全开放的FPGA 逻辑资源，支持用户自定义逻辑开发。

5) 板上可以扩展一块Xilinx V5 系列FPGA或者DSP。

6) 具备完整的FPGA开发工程，包括DDR controller，ADC interface 等IP core。

7) 支持MATLTB System Generator进行软硬件协同仿真。

8)具备JTAG电缆下载功能，能直接对FPGA进行在线编程。

9)备用独立供电系统，单独12VDC输入，可脱离计算机，作为单板使用。

10)软件中具备6组32位参数配置功能，可配置FPGA中相应寄存器参数。

三、      详细指标

模拟输入：

·精度：10bit

·ENOB ：9.1 bits @ 500 MHz

·采样率：大单通道2GSPS（PLL可调）

·通道数：3/6通道

·输入阻抗：50Ω

·输入方式：单端，SMA输入

·耦合方式：交/直流耦合

·输入带宽：100MHz

·全功率带宽：2.8GHz

·放大倍数：-11dB-34dB

·SNR：57dB@100MHz 1GSPS

·SFDR：70dBc@100MHz 1GSPS

·INL：±0.65LSB

·DNL：±0.25LSB

模拟输出：

·精度：14bit

·采样率：大125MSPS（软件可调）

·输出范围：4Vpp（软件可调）

·输出方式：SMA输出

·INL：±2.5LSB

·DNL：±2LSB

外形尺寸：

284mm*131mm

操作系统：

?    Windows 2000, XP, Vista, 7

?  Windows 32/64 bit

硬件扩展性：

支持外部扩展DSP板和FPGA板

软件环境：

ISE 12.3版本及以上

系统环境要求：

?    储存温度：0℃~+50℃；

?    存储湿度：＜85%；

?    工作温度： 0℃~+50℃；

?    工作湿度：＜80%；

?    供电要求：外部+12V供电

四、     FPGA控制逻辑以及算法实现

4.1  系统组成结构如下：

4.2  FPGA部分逻辑实现：

 ①  三通道ADC  ADC10D1000接口设计；

 ②  采样时钟配置32bit SPI接口；

 ③  同DSP的通信接口。

4.3  FPGA算法实现：

 4.3.1 实时波形产生：

连续产生如下波形

幅度有软件和DAC硬件放大。

4.3.2 在120Hz周期内完成3次16K点的FFT处理（由外部触发信号给出FFT的起始位置）

 4.3.3  FFT部分

①  找出1次 FFT的峰值点，并在峰值点频率附近设置搜索范围；

②  在搜索范围内找到2次FFT以及3次FFT的峰值；

③  将三次峰值点记录并上传到DSP；

④  Xilinx XC5VSX95T 具备的FFT能力如下：

   16bit 数据输入，32k点FFT，工作时钟250MHz，需要资源为, LUT 3300个，乘法单元9个，延迟约400us。所以，我们按照3通道500M/s，每秒计算360次，间隔约2.7ms，所以当前的FPGA完全支持3通道32k FFT实时计算。此时输出运算结果数据量为2（实部虚部）x2（16bit）X32K。

4.3.4  AGC部分

由于ADC输出信号大小不一定，我们在硬件上设计了数字PGA电路，通过SPI总线控制增益。每次需要计算输入信号功率，通过滤波后，根据功率设置动态调整增益大小。

4.3.5  DSP硬件部分

设计基于TI 320C6455芯片设计DSP板的硬件电路；包括原理图和PCB设计以及调试。DSP主要功能，同FPGA接口，按主板已经定义的接口和大小设计PCB。两个RS232接口，两个RS485接口。

4.3.6  DSP软件部分部分

 ① 通过接受RS485接口接收主机命令，通过串口发送命令。

 ② 接收FPGA输出的峰值数据信息。

 ③ 控制系统电源管理。

五、      扩展性

PCIE底板留有高速差分IO，便于系统扩展使用，可扩展FPGA、DSP、AD或者DA等，可根据用户实际需求进行扩展。

目前可扩展子板有FPGA板和DSP板。